Zum Hauptinhalt springen
Hochschulbibliothek der Hochschule Düsseldorf

Suchergebnisse

Katalog

Mehr
9 Treffer

Suchmaske

Suchtipp für den Bereich Mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Art der Quelle

Thema

Sprache

Inhaltsanbieter

9 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A novel application of FPGA-based partial dynamic reconfiguration system with CBSC.
    Guo, Chenguang ; Zhang, Yanlong ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-4
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    FPGA implementation of the parity check node for min-sum LDPC decoders.
    Gutierrez, Fernando ; Corral-Briones, Graciela ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-6
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Very high throughput FPGA design for vertical rotational transform of HEVC emergent video coding standard.
    Vianna, Henrique ; Andersson, Virginia ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-5
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A high throughput configurable FFT processor for WLAN and WiMax protocols.
    Netto, Renan ; Guntzel, Jose Luis
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-5
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Low cost and high throughput multiplierless design of a 16 point 1-D DCT of the new HEVC video coding standard.
    Jeske, Ricardo ; de Souza, Jose Claudio ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-6
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    FPGA based design for motion vector predicton in H.264/AVC encoders targeting HD1080p resolution.
    Palomino, Daniel ; Sampaio, Felipe ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-6
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    HardNoC: A platform to validate networks on chip through FPGA prototyping.
    Heck, Guilherme ; Guazzelli, Ricardo ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-6
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Adapting a low complexity datapath to MIPS-1.
    Casillo, Leonardo Augusto ; Silva, Ivan Saraiva
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-6
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An open-source framework for heterogeneous MPSoC generation.
    Wachter, Eduardo W. ; Lucas, Carlo ; et al.
    In: 2012 VIII Southern Conference on Programmable Logic, 2012, S. 1-6
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?

Weitere Bibliothekskataloge

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -