Zum Hauptinhalt springen
Hochschulbibliothek der Hochschule Düsseldorf

Suchergebnisse

Katalog

Mehr
530 Treffer

Suchmaske

Suchtipp für den Bereich Mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Art der Quelle

Thema

Inhaltsanbieter

530 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Erratum to “Predictive Guardbanding: Program-Driven Timing Margin Reduction for GPUs” [Jan 21 171-184]
    Leng, J. ; Buyuktosunoglu, A. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 40 (2021-06-01), Heft 6, S. 1272-1272
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Erratum to “Test Time Reduction in EDT Bandwidth Management for SoC Designs” [Nov 13 1776-1786]
    Janicki, J. ; Kassab, M. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 33 (2014), Heft 1, S. 167-167
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    17th IEEE International Conference on Electronics Circuits and Systems(ICECS 2010)
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 29 (2010-06-01), Heft 6, S. 998-998
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    17th IEEE International Conference on Electronics Circuits and Systems(ICECS 2010)
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 29 (2010-05-01), Heft 5, S. 850-850
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    17th IEEE International Conference on Electronics Circuits and Systems(ICECS 2010)
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 29 (2010-04-01), Heft 4, S. 652-652
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    CPSAA: Accelerating Sparse Attention Using Crossbar-Based Processing-In-Memory Architecture
    Li, H. ; Jin, H. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1741-1754
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A Best Balance Ratio Ordered Feature Selection Methodology for Robust and Fast Statistical Analysis of Memory Designs
    Shaer, L. ; Kanj, R. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 42 (2023-06-01), Heft 6, S. 1742-1755
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Instiller: Toward Efficient and Realistic RTL Fuzzing
    Zhang, G. ; Wang, P. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-07-01), Heft 7, S. 2177-2190
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Efficient Pipelining of Synchronous Dataflow Graphs Via Graph Conversion
    Ma, M. ; Hou, J. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1704-1714
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    An Energy-Efficient In-Memory Accelerator for Graph Construction and Updating
    Chen, M. ; Liu, C. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1781-1793
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    TieredHM: Hotspot-Optimized Hash Indexing for Memory-Semantic SSD-Based Hybrid Memory
    Huang, W. ; Zhou, J. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1755-1768
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    On the Scheduling of Fault-Tolerant Time-Sensitive Networking With IEEE 802.1CB
    Feng, Z. ; Wu, C. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1715-1728
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Toward Write Optimization for Skyrmion Racetrack Memory by Skyrmion Repermutation
    Yang, T. ; Peng, X. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1769-1780
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A Semantic-Integrated LSM-Tree-Based Key–Value Storage Engine for Blockchain Systems
    Wei, Q. ; Chen, Z. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1794-1807
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    An End-to-End In-Memory Computing System Based on a 40-nm eFlash-Based IMC SoC: Circuits, Toolchains, and Systems Co-Design Framework
    Bai, T. ; Mao, W. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-06-01), Heft 6, S. 1729-1740
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Fanout-Bounded Logic Synthesis for Emerging Technologies
    Marakkalage, D.S. ; De Micheli, G.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-05-01), Heft 5, S. 1415-1428
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    TDPP: 2-D Permutation-Based Protection of Memristive Deep Neural Networks
    Zou, M. ; Zhu, Z. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-03-01), Heft 3, S. 742-755
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    BBGP-sDFO: Batch Bayesian and Gaussian Process Enhanced Subspace Derivative Free Optimization for High-Dimensional Analog Circuit Synthesis
    Gu, T. ; Li, W. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-02-01), Heft 2, S. 417-430
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Design and Blocking Analysis of Locking Protocols for Real-Time DAG Tasks Under Federated Scheduling
    Wang, Y. ; Li, Y. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 42 (2023-11-01), Heft 11, S. 3720-3732
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Heuristics for Area Minimization in LUT-Based FPGA Technology Mapping
    Manohararajah, V. ; Brown, S.D. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 25 (2006-11-01), Heft 11, S. 2331-2340
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?

Weitere Bibliothekskataloge

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -