Zum Hauptinhalt springen
Hochschulbibliothek der Hochschule Düsseldorf

Suchergebnisse

Katalog

Mehr
33 Treffer

Suchmaske

Suchtipp für den Bereich Mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Art der Quelle

Thema

Inhaltsanbieter

33 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Dummy Faulty Units for Reduced Fail Data Volume From Logic Faults
    Pomeranz, I.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 31 (2023-11-01), Heft 11, S. 1754-1762
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    ROPAD: Enhancing the Digital Ring Oscillator Probing Attempt Detector for Protecting Irregular Data Buses
    Moghadas, S.H. ; Pehl, M. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 30 (2022-11-01), Heft 11, S. 1716-1727
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Application-Dependent Testing of FPGAs
    Tahoori, M. B.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 14 (2006-09-01), Heft 9, S. 1024-1033
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    EFFORT: A Comprehensive Technique to Tackle Timing Violations and Improve Energy Efficiency of Near-Threshold Tensor Processing Units
    Gundi, N.D. ; Shabanian, T. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-10-01), Heft 10, S. 1790-1799
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Variation-Aware Delay Fault Testing for Carbon-Nanotube FET Circuits
    Banerjee, S. ; Chaudhuri, A. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 29 (2021-02-01), Heft 2, S. 409-422
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Architecture of Cobweb-Based Redundant TSV for Clustered Faults
    Ni, T. ; Liu, D. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-07-01), Heft 7, S. 1736-1739
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Test Scores for Improving the Accuracy of Logic Diagnosis for Multiple Defects
    Pomeranz, I.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 27 (2019-07-01), Heft 7, S. 1720-1724
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Reliability-Aware Test Methodology for Detecting Short-Channel Faults in On-Chip Networks
    Bhowmik, B. ; Biswas, S. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 26 (2018-06-01), Heft 6, S. 1026-1039
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Novel Radiation-Hardened-by-Design (RHBD) 12T Memory Cell for Aerospace Applications in Nanoscale CMOS Technology
    Guo, J. ; Zhu, L. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-05-01), Heft 5, S. 1593-1600
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Concurrent Path Selection Algorithm in Statistical Timing Analysis
    Chung, J. ; Abraham, J. A.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-09-01), Heft 9, S. 1715-1726
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    On Test Compaction of Broadside and Skewed-Load Test Cubes
    Pomeranz, I.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-09-01), Heft 9, S. 1705-1714
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Predictive Techniques for Projecting Test Data Volume Compression
    Saeed, S. M. ; Sinanoglu, O. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-09-01), Heft 9, S. 1762-1766
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Resolution of Diagnosis Based on Transition Faults
    Pomeranz, I. ; Reddy, S. M.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 20 (2012), Heft 1, S. 172-176
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Reducing the Storage Requirements of a Test Sequence by Using One or Two Background Vectors
    Pomeranz, I. ; Reddy, S. M.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-10-01), Heft 10, S. 1755-1764
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    High Resolution Application Specific Fault Diagnosis of FPGAs
    Tahoori, M. B.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-10-01), Heft 10, S. 1775-1786
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Diagnosis of MRAM Write Disturbance Fault
    Su, C. L. ; Tsai, C. W. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 18 (2010-12-01), Heft 12, S. 1762-1766
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Effective Diagnostic Pattern Generation Strategy for Transition-Delay Faults in Full-Scan SOCs
    Appello, D. ; Bernardi, P. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 17 (2009-11-01), Heft 11, S. 1654-1659
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Analysis of Resistive-Open Defects in SRAM Sense Amplifiers
    Ney, A. ; Girard, P. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 17 (2009-10-01), Heft 10, S. 1556-1559
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Analog Automatic Test Pattern Generation for Quasi-Static Structural Test
    Zjajo, A. ; Pineda de Gyvez, J.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 17 (2009-10-01), Heft 10, S. 1383-1391
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    On Topology Reconfiguration for Defect-Tolerant NoC-Based Homogeneous Manycore Systems
    Zhang, L. ; Han, Y. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 17 (2009-09-01), Heft 9, S. 1173-1186
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?

Weitere Bibliothekskataloge

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -